This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

RECEIVED

1/5/1 (Item 1 from file: 351) DIALOG(R) File 351: Derwent WPI

(c) 2002 Thomson Derwent. All rts. resets

011656691 **Image available** WPI Acc No: 1998-073599/ 199807

XRPX Acc No: N98-058970

Tracing system for microprocessor - has memory in which object data output every period of clock is recursively stored in specific area when event is not detected

Patent Assignee: OKI ELECTRIC IND CO LTD (OKID) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Applicat No Kind Date Kind Date Week JP 9311798 A 19971202 JP 96130018 19960524 199807 B A

Priority Applications (No Type Date): JP 96130018 A 19960524 Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes JP 9311798 Α 9 G06F-011/28

JUN 2 7 2002 Technology Center 2100

Abstract (Basic): JP 9311798 A

The system has an event detector circuit (11) which detects the occurrence of an event by determining if data output by a device being traced every clock period fulfill the conditions set up beforehand from an object apparatus.

Output data is recursively stored in a specific area in trace memory (18) when an event is not detected. A memory control unit stores output data in areas of memory other than specialised areas when an event is detected.

ADVANTAGE - Prevents reduction of clock frequency of object apparatus. All object data output during event generation period can be traced since delay line element is not provided. Address of specific area, in which object data output during event generation period is stored, can be determined since address of specific area of memory is shown after end of trace.

Dwg.1/5

Title Terms: TRACE; SYSTEM; MICROPROCESSOR; MEMORY; OBJECT; DATA; OUTPUT; PERIOD; CLOCK; STORAGE; SPECIFIC; AREA; EVENT; DETECT

Derwent Class: T01

International Patent Class (Main): G06F-011/28

File Segment: EPI

1/5/2 (Item 1 from file: 347) DIALOG(R) File .347: JAPIO (c) 2002 JPO & JAPIO. All rts. reserv.

Image available 05696998 TRACE SYSTEM

PUB. NO.: 09-311798 [**JP 9311798** December 02, 1997 (19971202) PUBLISHED:

YOSHIDA TAKAYOSHI INVENTOR(s):

WAUKE YASUSHI

APPLICANT(s): OKI ELECTRIC IND CO LTD [000029] (A Japanese Company or

Corporation), JP (Japan) 08-130018 [JP 96130018]

APPL. NO.: May 24, 1996 (19960524) FILED:

[6] G06F-011/28 INTL CLASS:

JAPIO CLASS: 45.1 (INFORMATION PROCESSING -- Arithmetic Sequence Units)

JAPIO KEYWORD: R131 (INFORMATION PROCESSING -- Microcomputers &

Microprocessers)

ABSTRACT

RECEIVED

JUL 3 2002

TECH CENTER 1600/2900

PROBLEM—TO BE SOLVED: To make it possible to trace all object data in an event generation period by storing the object data in an area other than a specific area of a storage means when an event decision means detects an event occurence.

SOLUTION: The trace system 1 regards a microprocessor 2 as an object device to be traced and judges whether or not object data outputted in every clock period of a reference clock from the object device meet previously set conditions, and an event detecting circuit 11 detects the generation of the event. When the event detecting circuit 11 detects no event, the object data are cyclically stored in the specific area of a trace memory 18 as the storage means. When the event detecting circuit 11 detects the generation of the event, the object data are stored in the area other than the specific area of the trace memory 18. Therefore, the object data in the event generation period can all be traced.

(19)日本國特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-311798

(43) 公開日 平成9年(1997) 12月2日

(51) Int.Cl.6

體別記号

庁内整理番号

FΙ

技術表示箇所

G06F 11/28

310

G06F 11/28

310B

審査請求 未請求 請求項の数3 OL (全 9 頁)

(21)出願番号

特願平8-130018

(22)出顧日

平成8年(1996)5月24日

(71)出顧人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 吉田 隆義

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内

(72)発明者 和宇慶 康

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 前田 実

(54) 【発明の名称】 トレースシステム

(57)【要約】

【課題】 イベント発生期間の対象データを全てトレー スする。

【解決手段】 対象データにイベントが発生するとトレ ースアクション信号がエッジ検出回路19に入力され、 トレースアクション信号に基づいて下位カウンタ16と 上位カウンタ17が制御される。イベント発生期間から 3クロック遅延した期間を基本トレース期間とし、これ 以前の期間を予備トレース期間とする。予備トレース期 間では、HMAL16のみをカウントアップ動作させ、 4個のアドレスデータを巡回出力し、トレースメモリ1 8の4個の番地に対象データを巡回的に書き込み、最新 の4個の対象データが保持されるようにし、基本トレー ス期間では、最初のCLK期間でHMAL16をリセッ ト、HMAH17をカウントアップ動作させ、その後両 カウンタを運結動作させ、順次カウントアップするアド レスデータを出力し、HM18の対応する番地に対象デ 一夕を順次書き込む。



本発明のトレースシステムの 成図

1

【特許請求の範囲】

【請求項1】 対象装置から基準クロックのクロック期間ことに出力される対象データが予め設定されている条件を満たすか否かを判定することによりイベントの発生を検出するイベント判定手段と、

前記対象データを記憶する記憶手段と、

前記イベント判定手段によりイベントの発生が検出されていないときに、前記対象データを前記記憶手段の特定の領域に巡回的に記憶させ、前記イベント判定手段によりイベントの発生が検出されたときに、前記対象データを前記記憶手段の前記特定の領域以外の領域に記憶させる記憶制御手段とを有することを特徴とするトレースシステム。

【請求項2】 前記記憶制御手段は、

制御データの下位データを出力する下位カウンタと前記 制御データの上位データを出力する上位カウンタとを有 し、

イベントの発生が検出されていないときに、前記下位カウンタのみを動作させて上位カウンタから固定値を出力させ、前記制御データに対応する前記記憶手段の前記特定領域内の各番地に前記対象データを巡回的に記憶させ、

イベントの発生が検出されているときに、下位カウンタを動作させるとともに上位カウンタを下位カウンタのオーバーフローにより動作させ、前記制御データに対応する前記記憶手段の前記特定領域以外の領域の各番地に順次記憶させ、

イベントの発生開始および発生終了が検出されたときには、前記上位カウンタを強制的に動作させることを特徴とする請求項1に記載のトレースシステム。

【請求項3】 前記記憶制御手段は、前記対象データを記憶させた前記記憶手段の番地を示すデータと、イベントの発生が検出される直前に前記対象データを記憶させた前記特定領域内の番地を示すデータとを、前記記憶手段に記憶させることを特徴とする請求項1または2に記載のトレースシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、マイクロプロセッサ等のトレース対象装置の出力データを選択的にトレースする(記憶手段に書き込んで保持する)トレースシステムに関するものである。

[0002]

【従来の技術】図4はこのような従来のトレースシステムの一例を示す回路構成図である。図4に示すトレースシステム51は、マイクロプロセッサ2をトレース対象装置とし、マイクロプロセッサ2と同一のクロックCLKで動作する。

【0003】マイクロプロセッサ2は、CLKのクロック期間(以下、CLK期間とする)ごとに、バスA、

D、Sにトレース対象データを出力する。

【0004】トレースシステム51は、制御プロセッサ63かちのトレースモード信号が論理1であるときは、トレースアクション信号が論理1であるCLK期間において対象データのトレースを実行し、トレースアクション信号が論理0であるCLK期間においてはトレースを実行しない。またトレースモード信号が論理0のときは、制御プロセッサ63はトレースメモリ(HM)62に書き込まれたトレースデータの読み書きを自由にできる。

2

【0005】以下の説明において、トレースモード信号は論理1であるものとする。

【0006】イベント検出回路11は、マイクロプロセッサ2の出力データが、予め設定されているイベント条件を満足するか否かを判定し、満足する場合は、イベントの発生を検出したものとしてイベント信号を出力し (論理1とし)、このイベント信号はイベントレジスタ12でCLKに同期してラッチされ、アクション発生回路13に入力される。またアクション信号を出力し (論理1とし)、このトレースアクション信号は、アクションレジスタ14でCLKに同期してラッチされ、ANDゲート20に入力される。

【0007】トレースメモリアドレスカウンタ(HMA)61は、トレースアクション信号が論理1のときに、CLKにより純2進のカウントアップ動作をするカウンタであり、トレースデータを書き込むアドレスをトレースメモリ62に指示する。またトレースメモリ62は、トレースアクション信号が論理1のときに、トレース対象データをタイマカウンタ(TMR)15の出力データとともに1ワードのトレースデータとしてHMA62からの指示アドレスに書き込む。

[0008]

【発明が解決しようとする課題】図5は図4のトレースシステム51のトレースタイミング図である。図5において、トレース対象データに対し、T1~T3の3CL K期間にわたってイベントが発生すると(T1~T3をイベント発生期間と称する)、イベント検出回路11およびイベントレジスタ12は、T1でイベントの発生を40 検出し、T2でイベント信号を論理1とする。これに応じて、アクション発生回路13およびアクションレジスタ14は、イベントが開始されるT1かち2CLK期間遅れてT3でトレースアクション信号を論理1とする。

【0009】従ってトレースアクション信号が論理1となる $T3\sim T5$ における対象データがトレースされることになり、T1およびT2における対象データがトレースされない。

【0010】上記のトレースミスを避けるために、マイクロプセッサ2のクロック周波数を(トレースシステム50 51のクロック周波数よりも)低下させることが考えら

れるが、これはマイクロプセッサ2の動作性能を低下さ せることになってしまう。また対象データをイベント開 始からトレース開始までのクロック期間数だけ遅延させ れることが考えられるが、それには多くの遅延素子(レ ジスタ)が必要になる。

【0011】このように従来のトレースシステムでは、 イベント開始からトレース開始までに数クロック期間の 遅延が発生すると、イベント発生期間の前記数クロック 期間における対象データがトレースできないという問題 点があった。

【0012】本発明はこのような従来の問題を解決する ものであり、イベント発生期間の対象データを全てトレ ースすることができるトレースシステムを提供すること を目的とするものである。

[0013]

【課題を解決するための手段】上記目的を達成するため に本発明のトレースシステムは、対象装置から基準クロ ックのクロック期間ごとに出力される対象データが予め 設定されている条件を満たすか否かを判定することによ りイベントの発生を検出するイベント判定手段と、前記 対象データを記憶する記憶手段と、前記イベント判定手 段によりイベントの発生が検出されていないときに、前 記対象データを前記記憶手段の特定の領域に巡回的に記 憶させ、前記イベント判定手段によりイベントの発生が 検出されたときに、前記対象データを前記記憶手段の前 記特定の領域以外の領域に記憶させる記憶制御手段とを 有することを特徴とするものである。

【0014】請求項2に記載のトレースシステムは、前 記記憶制御手段が、制御データの下位データを出力する 下位カウンタと前記制御データの上位データを出力する 上位カウンタとを有し、イベントの発生が検出されてい ないときに、前記下位カウンタのみを動作させて上位カ ウンタから固定値を出力させ、前記制御データに対応す る前記記憶手段の前記特定領域内の各番地に前記対象デ ータを巡回的に記憶させ、イベントの発生が検出されて いるときに、下位カウンタを動作させるとともに上位カ ウンタを下位カウンタのオーバーフローにより動作さ せ、前記制御データに対応する前記記憶手段の前記特定 領域以外の領域の各番地に順次記憶させ、イベントの発 生開始および発生終了が検出されたときには、前記上位 カウンタを強制的に動作させることを特徴とするもので ある。

【0015】請求項3に記載のトレースシステムは、前 記記憶制御手段が、前記対象データを記憶させた前記記 憶手段の番地を示すデータと、イベントの発生が検出さ れる直前に前記対象データを記憶させた前記特定領域内 の番地を示すデータとを、前記記憶手段に記憶させるこ とを特徴とするものである。

【0016】従って本発明のトレースシステムによれ ば、イベント判定手段によりイベントの発生が検出され

ていないときには、記憶制御手段により対象データを記 憶手段の特定の領域に巡回的に記憶させ、イベント判定 手段によりイベントの発生が検出されたときには、イベ ント判定手段により対象データを記憶手段の前記特定の

領域以外の領域に記憶させることにより、イベント発生 期間の対象データを全てトレースすることができる。

【0017】また請求項2に記載のトレースシステムに よれば、イベントの発生が検出されていないときには、 前記下位カウンタのみを動作させて上位カウンタから固 10 定値を出力させ、制御データに対応する記憶手段の特定 領域内の各番地に対象データを巡回的に記憶させ、イベ ントの発生が検出されているときには、イベントの発生 開始が検出されたときに上位カウンタを強制的に動作さ せてから、下位カウンタを動作させるとともに上位カウ ンタを下位カウンタのオーバーフローにより動作させ、 制御データに対応する記憶手段の前記特定領域以外の領 域の各番地に順次記憶させることにより、イベント発生 期間の対象データを全てトレースすることができる。

【0018】請求項3に記載のトレースシステムによれ 20 ば、記憶制御手段により、対象データを記憶させた記憶 手段の番地を示すデータと、イベントの発生が検出され る直前に対象データを記憶させた特定領域内の番地を示 すデータとを、記憶手段に記憶させることことによっ て、、トレース終了後に、対象データが書き込まれてい る記憶手段の番地、およびイベント発生期間の対象デー 夕が記憶された特定領域内の番地を知ることができる。

[0019]

【発明の実施の形態】図1は本発明のトレースシステム の実施の形態を示す回路構成図である。図1に示すトレ ースシステム1は、マイクロプロセッサ2をトレース対 象装置とし、マイクロプロセッサ 2 と同一のクロックC LKで動作し、イベント検出回路11と、イベントレジ スタ12と、アクション発生回路13と、アクションレ ジスタ14と、タイマカウンタ (TMR) 15と、下位 アドレスカウンタ(HMAL)16と、上位アドレスカ ウンタ (HMAH) 17と、トレースメモリ (HM) 1 8と、エッジ検出回路19と、ANDゲート20と、制 御プロセッサ21とを有する。

【0020】マイクロプロセッサ2は、アドレスデータ (以下、Aデータと称する)をアドレスバスAに、演算 データ(以下、Dデータと称する)をデータバスDに、 またステータスデータ (以下、Sデータと称する) をス テータスバスSにそれぞれ出力し、各データをクロック CLKの入力に同期してCLKサイクルごとに更新す る。トレース対象データとなるこれらのAデータ、Dデ ータ、Sデータは、ここでは、それぞれ32ビットのデ ータである。

【0021】トレースシステム1は、制御プロセッサ2 1からのトレースモード信号が論理1であるCLK期間、 で対象データのトレースを実行する。またトレースモー

ド信号が論理 0 のときは、制御プロセッサ 2 1 はトレースメモリ 1 8 に書き込まれたトレースデータの読み書きを自由にできる。尚、制御プロセッサ 2 1 がトレースメモリ 1 8 のデータの読み書きを実行するための回路は簡単化のため図示していない。また、この制御プロセッサ 2 1 はトレース対象のマイクロプロセッサ 2 であってもよい。

【0022】以下の説明において、トレースモード信号 は論理1であるものとする。

【0023】トレースシステム1において、イベント検 出回路11は、トレース対象データが、予め設定されて いるイベント条件を満足するか否かを判定し、満足する 場合は、イベントの発生を検出したものとしてイベント 信号を出力する。イベント条件を複数設定したときは、 発生したイベントに対応するイベント信号を出力する。 ここでは、3つのイベントEV1、EV2、EV3の発 生を検出しており、EV1を検出するとイベント信号 e vt1を論理1とし、EV2を検出するとイベント信号 evt2を論理1とし、EV3を検出するとイベント信 号evt3を論理1とする。例えば、Aデータの値が所 定の範囲内にあるとき、EV1を検出したものとしてe vt1を論理1とし、Dデータの上位8ビットが所定の 値であり、かつSデータの所定ビットが1であるとき、 EV2を検出したものとしてevt2を論理1とし、ま たEV3は使用しないのでevt3を常に論理Oとす る、というようにプログラムされる。またイベントレジ スタ12は、イベントが発生したクロック期間から1C LK期間遅れてイベント信号evt1~3をラッチし、 出力する。

【0024】アクション発生回路13は、イベントEV 1~3の発生状況に応じて複数のトレースアクション信 号act1~7の中から所定のトレースアクション信号 を出力する。図2はアクション発生回路13の一例を示 す回路構成図である。図2に示すレジスタEAR1は、 evt1が論理1となったときにどのアクション信号を 出力するかを設定するレジスタである。ここではEAR 1のact 2および3に対応するレジスタ値が論理1な ので、evt1が論理1になるとact2および3が論 理1となる。同様にEAR2は、evt2が論理1とな ったときに出力するアクション信号を設定するレジスタ であり、act6に対応するレジスタ値が論理1なの で、evt2が論理1になるとact6が論理1とな る。また、EAR3は、evt3に対してact1とa c t 7 が論理1となるように設定されている。またアク ションレジスタ14は、イベント信号がアクション発生 回路13に入力されたクロック期間から1クロック期間 遅れてトレースアクション信号act1~7をラッチ し、出力する。

【0025】ここでは、act3をトレースアクション 信号として用いており、act3はevt1が論理1と なったときのみ論理1となるものとし、以下、EV1を イベントと呼び、evt1をイベント信号と呼び、また act3をトレースアクション信号と呼ぶ。

6

【0026】尚、イベント検出回路11とイベントレジスタ12とアクション発生回路13とアクションレジスタ14は、イベント判定手段を構成しており、対象データが予め設定されているイベント条件を満たすか否かを判定することによりイベントの発生をCLK期間ことに検出しており、イベント発生期間を示すトレースアクション信号を2CLK期間遅れて出力する。

【0027】タイマカウンタ (TMR) 15は、CLK をカウントすることにより時刻を示す32ビットのデータを出力し、この時刻データを各CLK期間ごとに更新する。

【0028】トレースモード信号は、ANDゲート2 0、HMAL16のCEL端子、トレースメモリ18の 書き込みエネーブル端子 (WE端子) および i M端子に 入力される。またトレースアクション信号は、ANDゲート20を介してエッジ検出回路19に入力される。

【0029】エッジ検出回路19は、トレースアクション信号を1CLK期間遅延させて遅延トレースアクション信号を生成する遅延フリップフロップ23と、トレスアクション信号および遅延トレースアクション信号が入力される排他的ORゲート24は、ANDゲート26からなる。排他的ORゲート24は、トレースアクション信号の論理レベルが変化したCLK期間で論理1となるエッジ信号を出力する。このエッジ信号は、HMAL16のカウントクリア端子(CLR端子)およびトレースメモリ18のiE端子にそれぞれ入力される。またORゲート25によるカウントイネーブル信号はHMAH17のカウントイネーブル端子(CEH端子)に入力され、ANDゲート26によるクロック選択信号はHMAH17のクロック選択端子(CKC端子)に入力される。

【0030】トレースシステム1においては、イベント 発生期間から3クロック遅延した期間を基本トレース期 間とし、これ以外の期間を予備トレース期間とする。上 記のエッジ信号は、基本トレース期間および予備トレー ス期間の最後のCLK期間で論理1となる信号である。 【0031】トレースメモリ18は、データ入力端子と して、トレース対象のA、D、Sの各データ(各32ビ ット)がそれぞれ入力されるiA、iD、iS端子と、 時刻データが入力される i T端子と、トレースモード信 号およびエッジ信号(各1ビット)がそれぞれトレース フラグ、エッジフラグとして入力されるiM、iE端子 とを有し、データ容量が 2^{14} (= 16, 384) ワード であり、また14ビットのアドレスデータが入力される アドレス入力端子A0~A13と、トレースモード信号 が入力されるWE端子とを有し、WE端子が論理1のと 50 きに、上記128+2ビットのデータを1ワードのトレ

(5)

ースデータとして、上記アドレスデータにより指定されたアドレス(番地)に書き込む。アドレス(番地)とは1ワードのトレースデータが書き込まれる各単位データ領域の、トレースメモリ18内における位置を示すものである。またアドレス入力端子においては、A0端子にアドレスデータの最下位ビットが入力され、A1端子に A2端子…と順に最下位から2番目、3番目…のビットが入力され、A13端子に最上位ビットが入力される。尚、トレースメモリの容量が、例えば、2¹⁰である場合は、10ビットのアドレスデータが入力される。尚、このトレースメモリ18は記憶手段に該当する。

【0032】HMAL16は、CLKが入力されるクロック入力端子(CK端子)と、トレースモード信号が入力されるカウントエネーブル端子(CEL端子)と、エッジ信号が入力されるカウントクリア端子(CLR端子)と、カウントデータ出力端子AOおよびA1とを有する2ビットのカウンタであり、CLR端子が論理0であるとき、CEL端子が論理1であるときは、CLR端子が論理1であるCLK期間においてCLK入力に同期して純2進のカウントアップ動作を行い、CLR端子が論理0であるCLKサイクルにおいてCLKの入力に同期してカウント値をリセットし、またCEL端子が論理0であるときは、上記のカウントアップ動作を行わない。

【0033】HMAH17は、CLKが入力されるクロック入力端子CK1と、HMAL16のA1端子に接続するクロック入力端子CK2と、クロック選択信号が入力されるクロック選択端子(CKC端子)と、エッジ信号が入力されるカウントエネーブル端子(CEH端子)と、カウントデータ出力端子A2~A13とを有する12ビットのカウンタであり、CEH端子が論理1であるときは、CKC端子が論理0であれば、CK1端子からの入力クロックに同期して純2進のカウントアップ動作を行い、またCEH端子が論理0であるときは、上記のカウントアップ動作を行い、またCEH端子が論理0であるときは、上記のカウントアップ動作を停止する。

【0034】HMAL16のカウント出力は、アドレスデータの下位2ビットに対応し、トレースメモリ18のアドレス入力端子A0~A2に入力される。またHMAH17のカウント出力は上記アドレスデータの上位12ビットに対応し、トレースメモリ18のアドレス入力端子A2~A13に入力される。尚、HMAL16とHMAH17のビット数の和は、トレースメモリ18の容量に従って設定する。またHMAL16のビット数は、イベント発生期間に対する基本トレース期間の遅延CLK期間数以上の個数の相異なるカウント値を出力できるように設定する。ここでは、遅延CLK期間数は3(<2)なので、2ビットに設定されている。例えば、トレースメモリ18の容量が210ワード、上記の遅延CLK

期間数が 5 (<2³)であれば、HMALを3ビットのカウンタとし、HMAHを7ビットのカウンタとする。【0035】尚、HMAL16とHMAH17とエッジ検出回路19は、記憶制御手段を構成しており、イベント発生期間を3クロック期間遅延させた基本トレース期間においては、その値が各CLK期間ごとにカウントアップするアドレスデータを各クロック期間ごとに順次出力し、予備トレース期間においては、その値が連続する4個のアドレスデータを各CLK期間ごとに巡回的に出力する。

【0036】次に、トレースシステム1の動作について 説明する。図3はトレースシステム1のトレースタイミ ング図である。図3において、CLK期間T1~T3を イベント発生期間とすると、T4~T6が基本トレース 期間となり、T3までの期間とT7以降の期間が予備ト レース期間となる。トレースシステム1はイベント発生 期間T1~T3における対象データを以下に示す動作に より全てトレースする。

【0037】まずイベント検出回路11は、CLK期間 20 T1でイベントの発生を検出してイベント信号を論理1とし、イベントレジスタ12はこのイベント信号を時刻 t1にラッチするので、イベントレジスタ12から出力 されるイベント信号(evt1)はCLK期間T2で論理1となる。これに応じて、アクション発生回路13は T2でトレースアクション信号を論理1とし、アクションレジスタ14はこれを時刻t2にラッチするので、アクションレジスタ14なこれを時刻t2にラッチするので、アクションレジスタ14から出力されるトレースアクション信号(act3)は、イベント発生期間T1~T3から2CLK期間遅れてT3~T5で論理1となり、また 30 同様にCLK期間T4でイベントが終了すると、2CL K期間遅れてT6で論理0となる。

【0038】トレースモード信号は論理1としているので、上記のトレースアクション信号は、ANDゲート20を介してエッジ検出回路19に入力され、エッジ検出回路19によって、遅延フリップフロップ23で上記のトレースアクション信号をCLKの入力に同期してラッチすることにより、3CLK期間遅れてT4~T6で論理1となる遅延トレースアクション信号を生成する。次にこの遅延トレースアクション信号と上記のトレースアクション信号を用いて、トレースアクション信号の論理レベルが変化するT3とT6で論理1となるエッジ信号が最初に論理1となるエッジ信号と、エッジ信号が最近1となるT3から再びは発して論理1となる方の間、継続して論理1となるカウントイネーブル信号が論理0であるT4、T5で論理1となるクロック選択信号がそれぞれ生成される。

【0039】これにより、T3の時刻t3までは、HM AL16はCLKに同期してカウントアップ動作を行 い、HMAH17はカウントイネーブル信号が論理0な ので動作を停止している。次に時刻t4では、HMAL 16はエッジ信号が論理1となっているのでカウント値をリセットし、HMAH17はカウントイネーブル信号が論理1、クロック選択信号が論理0なので、CLKによるカウントアップ動作を行う。T5およびT6の時刻t5、t6では、クロック選択信号が論理1となっているのでHMAL16とHMAH17が連結して14ビットのカウンタとしてカウントアップ動作を行う。T7の時刻t7では、エッジ信号が再び論理1となり、クリック選択信号が論理0となるので、HMAL16とHMAH17の連結は解除され、HMAL16はカウント値をリセットし、HMAH17はCLKによる単独カウントアップ動作を行う。T8の時刻t8以降は、HMAL16はCLKに同期してカウントアップ動作を行い、HMAH17はカウントイネーブル信号が論理0となるので動作を停止する。

【0040】まず、T3までの予備トレース期間(第1 の予備トレース期間とする)の動作について説明する。 このときHMAH17は動作を停止しており、HMAL 16は単独でカウントアップ動作をしている。HMAL 16のカウント出力をAL、HMAH17のカウント出 力をAHとすると、トレースメモリ18に入力される指 示アドレスデータは4AH+ALであり、ALはCLK に同期して0、1、2、3、0…と巡回的に変化し、ま たAHは固定値となるので、トレース対象データおよび 時刻データ等からなるトレースデータは、トレースメモ リ18の引き続く4つのアドレス (番地) に巡回的に書 き込まれる。例えば、4AH=a(従ってaは4の倍 数)であれば、指示アドレスデータはa、a+1、a+ 2、a+3、a…と巡回的に変化し、トレースデータは トレースメモリ18のa、a+1、a+2、a+3、a…番地に巡回的に書き込まれる。

【0041】このように第1の予備トレース期間においては、ドレースメモリ18の4つの番地にトレースデータを巡回的に書き込み、常に最新の4CLK期間分の対象データを保持している。尚、ここでは、基本トレース期間の遅延CLK期間数が3なので、最新の3CLK期間の対象データを保持できればよい。

【0042】次に、T4~T6の基本トレース期間における動作について説明する。基本トレース期間における CLK期間数は、イベント期間のCLK期間数と同じであり、基本トレース期間の最初のCLK期間を基本トレース期間の最初のCLK期間を基本トレース終了期間、これらの間の期間を基本トレース継続期間と称する。

【0043】まず時刻 t 4では、HMAL16はカウント値を0にクリアし、HMAH17はカウントアップするので、指示アドレスデータはCLK期間T4でaの次の4の倍数であるa+4に変化し、T4における対象データはトレースメモリ18のa+4番地に書き込まれる。これにより予備トレース時の最新4CLK期間分の

対象データを上書きせずに保持しておくことができる。 予備トレースの最終CLK期間であるT3での指示アドレスデータはa+2なので、T0、T1、T2、T3の各対象データはそれぞれ、a+3、a、a+1、a+2番地に上書きされることなく保持される。もしもT3での指示アドレスデータがaであれば、 $T0\sim T3$ の各対象データはa+1、a+2、a+3、a番地にそれぞれ保持される。

10

【0044】次に時刻 t 5、 t 6では、HMAL16と 10 HMAH17は連結して14ビットの純2進カウントアップ動作を行なうので、指示アドレスデータは、T 5では a + 5、T 6では a + 6となり、T 5、T 6の対象データは a + 5、 a + 6番地に順次書き込まれる。ここではT 6が基本トレース終了期間となるので、基本トレース総規期間はT 5だけであるが、基本トレース継続期間が複数のC L K 期間にわたる場合には、基本トレース終了期間までHMAL16とHMAH17は上記の連結動作を続けるので、基本トレース終了期間までの各対象データは、さらに a + 7、 a + 8 …番地に順次書き込まれ 20 る。

【0045】次にT7以降の予備トレース期間(第2の予備トレース期間とする)の動作について説明する。T7の時刻 t7では、時刻 t4と同様に、HMAL16はカウントデータを0にクリアし、HMAH17はカウントアップするので、指示アドレスデータはCLK期間T7でa+4の次の4の倍数であるa+8に変化し、T7における対象データはトレースメモリ18のa+8番地に書き込まれる。これにより基本トレース期間の各対象データは全て上書きされることなく保持される。

0 【0046】そしてT7以降、次の基本トレース開始期間の直前のCLK期間まで、a+8、a+9、a+1 0、a+11番地に対象データを巡回的に書き込み、次の基本トレース期間では、対象データをa+12番地から順次書き込む。

【0047】ここで、予備トレース期間から基本トレース期間に移るとき、および基本トレース期間から予備トレース期間に移るときに、一度もトレースデータが書き込まれずに飛び越された番地を知るための情報、すなわちトレースメモリ18の4ブロック番地(a~a+440)の各ワードがトレースデータとして書き込まれたワードであるかどうかを知るための情報と、上記の飛び越しがあった4ブロック番地の各ワードのうち最新のトレースデータが書き込まれたワードがどれであるかを知るための情報を記録しておく必要がある。

【0048】そこで、図1のように、トレースモード信号とエッジ信号をトレースフラグおよびエッジフラグとして対象データと同じ番地に書き込む。ただし、各番地におけるこれらフラグの記憶場所は、トレースモード信号を論理1としてトレースを開始する前に予め論理0にクリアしておく必要がある。トレースフラグが論理1で

12

あり、トレースフラグが論理0であるワードは、トレースフラグが論理0であるワードは、トレースデータとして書き込まれたもではないことを示す。また4ブロックワードにおいてエッジフラグが論理1であることが判る。例えば、a+2番地のワードが最新であることが判り、従っ一ドが最新であることが判り、従っ一ドが最新であることが判り、従っ一ドがイベント期間の最初の3CLK期間のトレースデがイベント期間の最初の3CLK期間のトレースデがイベント期間の最初の3CLK期間のトレースデの時刻データをトレースしておき、トレースメモリ18に記録された時刻データに基づいて、各ワードがトレースラウロードにおける最新ワードがどれかを判定するように

11

【0049】このように上記実施の形態によれば、第1 の予備トレース期間においては、HMAL16を各CL K期間ごとにカウントアップ動作させるとともに、HM AH17の動作を停止させ、4個のアドレスデータを巡 回的に出力し、トレースメモリ18の対応する4個の番 地に対象データを巡回的に書き込んで最新の4個の対象 データが保持されるようにし、基本トレース期間におい ては、最初のCLK期間でHMAL16をリセットする とともに、HMAH17をカウントアップ動作させ、ま たこれ以外の各CLK期間でHMAL16とHMAH1 7を連結動作させ、第1の予備トレース期間のアドレス データと異なる、各CLK期間ごとにカウントアップす るアドレスデータを順次出力し、トレースメモリ18の 対応する番地に対象データを順次書き込み、第2の予備 30 トレース期間の最初のCLK期間で、HMAL16をリ セットするとともに、HMAH17をカウントアップ動 作させ、第1の予備トレース期間および基本トレース期 間のアドレスデータと異なるアドレスデータを出力し、 トレースメモリ18の対応する番地に対象データを書き 込むことにより、イベントが開始されたクロック期間か ら基本トレース期間の直前のクロック期間までの3クロ ック期間の対象データが第1の予備トレース期間にトレ ースされているので、基本トレース期間にトレースされ た対象データと併せてイベント発生期間の対象データを 全てトレースすることができる。

【0050】また基本予備トレース期間および予備トレース期間の最後のクロック期間の対象データであるか否かを示すエッジフラグと、対象データを書き込んだことを示すトレースフラグとを、対象データに添付して同じ番地に書き込むことにより、トレース終了後に、対象データが書き込まれている番地、および第1の予備トレース期間にトレースされたイベント発生期間の対象データ

がどれであるかを知ることができる。

【0051】尚、HMAL16およびHMAH17としてダウンカウンタを用いてもよい。

[0052]

【発明の効果】以上のように本発明のトレースシステムによれば、イベントの発生が検出される前に、対象データを予め記憶手段の特定領域に巡回的に記憶させ、この特定領域にイベント発生期間の対象データの一部が保持されるようにすることにより、対象装置のクロック周波20 数を低下させることなくまた遅延素子を設けることなくイベント発生期間の対象データを全てトレースすることができるという効果を有する。

【0053】また請求項3に記載のトレースシステムによれば、対象データを記憶させた記憶手段の番地を示すデータと、イベントの発生が検出される直前に対象データを記憶させた特定領域内の番地を示すデータとを、記憶手段に記憶させることことによって、、トレース終了後に、対象データが書き込まれている記憶手段の番地、およびイベント発生期間の対象データが記憶された特定20 領域内の番地を知ることができる。

【図面の簡単な説明】

【図1】本発明のトレースシステムの実施の形態を示す 回路構成図である。

【図2】本発明のトレースシステムの実施の形態におけるアクション発生回路の回路構成図である。

【図3】本発明のトレースシステムの実施の形態のトレースタイミング図である。


【図4】従来のトレースシステムの一例を示す回路構成 図である。

30 【図5】従来のトレースシステムのトレースタイミング 図である。

【符号の説明】


- 1 トレースシステム
- 2 マイクロプロセッサ
- 11 イベント検出回路
- 12 イベントレジスタ
- 13 アクション発生回路
- 14 アクションレジスタ
- 15 タイマカウンタ (TMR)
- 40 16 下位アドレスカウンタ (HMAL)
 - 17 上位アドレスカウンタ (HMAH)
 - 18 トレースメモリ (HM)
 - 19 エッジ検出回路
 - 20、26 ANDゲート
 - 21 制御プロセッサ
 - 24 排他的ORゲート
 - 25 ORゲート

【図1】



本発明のトレースシステムの構成図

【図2】



アクション発生回路の構成例


CLK

H M A

CE

トレースメモリ アドレスカウンタ





本発明のトレースシステムのトレースタイミング図

マイクロプロセッサ TMR - カウンタ

【図4】


51 トレースシステム

従来のトレースシステムの構成図

A₁₃

нм

【図5】



従来のトレースシステムのトレースタイミング図